Contadores

Nasul, Gonzalo Adrian

Facultad de Ciencias Exactas y Tecnología, Universidad Nacional de Tucumán

Electrónica II para Ingeniería Electrónica

25 de octubre de 2026

Resumen:

El presente informe aborda los fundamentos teóricos de los circuitos secuenciales y el diseño lógico de contadores binarios sincrónicos bajo dos enfoques metodológicos. En la sección introductoria se revisan los principios de operación del cerrojo D, el flip-flop D maestro-esclavo, los registros, la clasificación de sistemas secuenciales (asincrónicos y sincrónicos), la teoría de las Máquinas de Estado Finito (FSM) y los conceptos de contador y ruta de datos (*datapath*). Posteriormente, se expone la metodología de diseño basada en estados y transiciones frente a la técnica de *datapath*. Como resultados prácticos, se presenta la síntesis y el diagrama temporal de un contador binario de 3 bits con *reset* sincrónico mediante mapas de Karnaugh, y el diseño de un contador binario de 4 bits con entradas sincrónicas de *reset*, carga y habilitación empleando un sumador de 4 bits con propagación de acarreo. Finalmente, se analizan las ventajas, desventajas y criterios de aplicación de la arquitectura *datapath* en sistemas digitales.

Palabras clave: circuitos secuenciales, cerrojo D, flip-flop maestro-esclavo, registros, máquinas de estado finito, contador binario, *datapath*.

Introducción:

Para poder realizar la experimentación, síntesis y análisis de las máquinas de estado finito y los contadores sincrónicos que se van a desarrollar en este trabajo, es necesario conocer los siguientes conceptos fundamentales:

- **Funcionamiento de cerrojo D (Latch D):**

El cerrojo D en la Figura 1 resuelve el problema del cerrojo RS, que tenía una indeterminación cuando ambas entradas eran HIGH. Este circuito consta de dos entradas: La entrada de datos D que controla el siguiente estado en el debería estar y la entrada de reloj, denotado con CLK (del inglés, clock), el cual controla cuándo el estado debería cambiar.

Analizando el cerrojo escribiendo la tabla de verdad, dada en la Figura 1 (b). Por conveniencia, se consideran los nodos internos $\overline{D}$, S y R. Si el reloj se encuentra en bajo, CLK=0, Ambos S y R son FALSE independientemente del valor de D. Si CLK=1, una compuerta AND producirá una salida verdadera (1) y la otra falsa (0), dependiendo del valor de D. Dados S y R, quedan determinados Q y $\overline{Q}$ de acuerdo con el funcionamiento del circuito RS, Observe que cuando $CLK = 0$, Q recuerda su valor anterior, Q_{prev}. Cuando $CLK = 1$, $Q = D$. En todos los casos, $\overline{Q}$ es el complemento de Q, como parece lógico. El cerrojo D evita el caso extraño de las entradas R y S activadas simultáneamente.

Poniendo todo junto, vemos que el reloj controla cuándo fluyen los datos a través del cerrojo. Cuando $CLK = 1$, el cerrojo es *transparente*. Los datos en D fluyen hacia Q como si el

cerrojo fuera solo un *buffer*. Cuando $CLK = 0$, el cerrojo es *opaco*. Bloquea el flujo de los nuevos datos hacia Q, y Q retiene el valor anterior. Por lo tanto, el cerrojo D a veces se denomina *cerrojo transparente* o *cerrojo sensible al nivel*. El símbolo del cerrojo D se muestra en la Figura 1 (c). (Harris and Harris, 2019)




Figura 1 *Cerrojo D: (a) Esquemático (b) Tabla de verdad (c) Símbolo (Harris and Harris, 2019)*

- ***Flip-Flop D :***
  Se puede construir un flip-flop D a partir de dos cerrojos D conectados en cascada (back-to-back) controlados por relojes complementarios, como se muestra en la figura 2, El primer cerrojo, L1, se llama maestro. El segundo cerrojo,L2, se le llama esclavo, pues sigue todo lo que hace L1
  El nodo entre ellos se denomina N1, en la Figura 2 (b) se da un símbolo para el flip-flop D. Cuando no se necesita la salida $\overline{Q}$, el símbolo suele utilizarse, como en la Figura 2 (c).
  Cuando CLK = 0, el maestro (L1) es transparente y el esclavo (L2) es opaco. Por lo tanto, cualquier valor que este en D se propaga hasta N1. Cuando CLK = 1, el maestro (L1) se vuelve opaco y el seguidor (L2) se vuelve transparente. El valor en N1 se propaga hasta Q, pero N1 queda aislado de D. Por consiguiente, cualquier valor que hubiera en D inmediatamente antes de que el reloj suba de 0 a 1 se copia en Q inmediatamente después de que el reloj sube. En todo momento, Q retiene su valor anterior, porque siempre hay un cerrojo opaco bloqueando el camino entre D y Q.
  En otras palabras, *un flip-flop D copia D en Q en el flanco de subida del reloj y recuerda su estado en todo otro momento.* *(Harris y Harris, 2019)*




Figura 2 *Flip-Flop D: (a) Esquemático (b) Símbolo (c) Símbolo reducido (Harris y Harris, 2019)*

- ***Registro:***

Un registro de N bits es un banco de N flip-flops que comparten una entrada CLK común, de modo que todos los bits del registro se actualizan al mismo tiempo. Los registros son el bloque de construcción clave de la mayoría de los circuitos secuenciales. (Harris y Harris, 2019)




Figura 3 *Registro de 4 bits: (a)Esquema (b) Símbolo (Harris y Harris, 2019)*

- ***Circuito Secuencial*:**

Un circuito secuencial es un tipo de circuito digital cuya salida no solo depende de las entradas actuales, sino también del estado anterior del sistema. Es decir, tienen realimentación y las salidas no están necesariamente definidas por una tabla de verdad. Esto lo distingue de los circuitos combinacionales, donde las salidas dependen únicamente de las entradas en un momento dado y quedan definidas por una tabla de verdad.

Los circuitos secuenciales tienen memoria interna, lo que les permite recordar estados previos y, en función de eso, determinar la salida. (Harris y Harris, 2019)

- ***Circuito secuencial asincrónico***:

Todo circuito secuencial que no cumple con las reglas de composición sincrónica se denomina asincrónico. Son circuitos en los que las salidas se realimentan directamente hacia las entradas mediante caminos cíclicos sin registros sincronizados por un reloj común, o que emplean cerrojos sensibles al nivel. Aunque teóricamente son más generales porque su temporización no está limitada por registros con reloj, son propensos a **condiciones de carrera** (*race conditions*) —donde el comportamiento del circuito depende de cuál de dos caminos a través de las compuertas lógicas es más rápido— y a comportamientos inestables o astables (como el oscilador en anillo). (Harris y Harris, 2019)

- ***Circuito secuencial sincrónico:***
  Para evitar condiciones de carrera e inestabilidades, los diseñadores rompen los caminos cíclicos insertando registros controlados por una señal de reloj cuyos flancos de subida indican los instantes discretos en que ocurren las transiciones entre un conjunto finito de estados $\{S_0, S_1, S_2, \dots\}$. Según las *reglas de composición de circuitos secuenciales sincrónicos*, un circuito pertenece a esta categoría si:
  - Todo elemento del circuito es un registro o un circuito combinacional.
  - Al menos un elemento es un registro.
  - Todos los registros reciben la misma señal de reloj (CLK).
  - Todo camino cíclico contiene al menos un registro.

Si el reloj es lo suficientemente lento para que las entradas a todos los registros se estabilicen antes del siguiente flanco de reloj (cumpliendo con los tiempos de establecimiento t_{setup} y retención t_{hold}, además de los retardos de propagación t_{pcq} y contaminación t_{ccq}), se eliminan todas las condiciones de carrera. (Harris y Harris, 2019)

- ***Maquinas de Estado Finito:***

Las máquinas de estado finito (FSM) son un método sistemático para diseñar y representar circuitos secuenciales sincrónicos a partir de una especificación funcional. Reciben este nombre porque un circuito con k registros (bits de estado) puede encontrarse únicamente en uno de un número finito (2^k) de estados únicos posibles. (Harris y Harris, 2019)

- **Estructura general y tipos:** Una FSM posee M entradas, N salidas, k bits de estado, una entrada de reloj (CLK) y, opcionalmente, una señal de reinicio (*reset*). Estructuralmente consta de dos bloques de lógica combinacional —la **lógica de estado siguiente** (*next state logic*) y la **lógica de salida** (*output logic*) y un **registro de estado** (*state register*) que almacena el estado actual (S) y carga el estado siguiente (S') en cada flanco de reloj. Se dividen en dos clases generales:
  - **Máquinas de Moore:** Las salidas dependen únicamente del estado actual de la máquina. Figura 4 (a)
  - **Máquinas de Mealy:** Las salidas dependen tanto del estado actual como de las entradas actuales Figura 4 (b)




Figura 4 *Maquina de estado finito: (a) Máquina de Moore (b) Máquina de Mealy (Harris y Harris, 2019)*

- **Formas de representación**: Se representan de forma abstracta y tabular mediante:
  - **Diagrama de transición de estados (*State transition diagram*):** Grafo donde los círculos representan los estados (indicando adentro el valor de las salidas en máquinas de Moore) y los arcos (flechas) representan las transiciones que ocurren en el flanco de subida del reloj según el valor de las entradas o de la señal de *Reset*.
  - **Tabla de transición de estados (*State transition table*) y tabla de salidas (*Output table*):** Representación tabular que especifica, para cada combinación de estado actual (S) y entradas, cuál debe ser el estado siguiente (S') y cuáles deben ser los valores de las salidas en cada estado.

- **Asignación de estados (*State Encodings*):** Para construir el circuito físico, a cada estado simbólico abstracto se le debe asignar una codificación binaria única, la cual afecta la cantidad de compuertas lógicas y flip-flops necesarios. Las codificaciones principales destacadas son:
  - **Codificación binaria (*Binary encoding*):** Cada estado se representa como un número binario; para un sistema con K estados se necesitan únicamente $\lceil \log_2 K \rceil$ bits de estado (flip-flops).
  - **Codificación *One-Hot*:** Se utiliza un bit de estado separado (un flip-flop) para cada estado, de modo que para K estados se emplean K bits donde exactamente un bit es VERDADERO (1 o *"hot"*) en todo momento (ej. 001, 010, 100). Aunque requiere más flip-flops (tanto reseteables como seteables para inicializar el estado S_0), suele simplificar las ecuaciones de estado siguiente y de salida requeridas.
  - **Codificación *One-Cold*:** Representa K estados con K bits, donde exactamente uno de ellos es FALSO (0) en cada estado.
  - **Código Gray (*Gray code*):** Secuencia donde las entradas o estados adyacentes difieren únicamente en un solo bit (ej. 00, 01, 11, 10).
- **Análisis y síntesis:** En el diseño sistemático (**síntesis**) de una FSM a partir de una especificación funcional: (1) se definen las entradas, salidas y se dibuja el

diagrama de transición de estados; (2) se reescribe el diagrama como una tabla de transición de estados abstracta; (3) se eligen las codificaciones binarias de estados y salidas para actualizar la tabla de transición y construir la tabla de salidas; (4) se deducen y simplifican las ecuaciones booleanas en suma de productos (por inspección o mapas de Karnaugh) tanto para la lógica de estado siguiente (S') como para la lógica de salida; y (5) se dibuja el esquemático conectando el registro de estado, la lógica de estado siguiente y la lógica de salida. Por su parte, el proceso inverso de **análisis** consiste en derivar la máquina de estados a partir de un esquemático existente (*Deriving an FSM from a Schematic*, Sección 3.4.5) determinando las ecuaciones de sus nodos hacia los registros para reconstruir su comportamiento.(Harris y Harris, 2019)

- ***Contador:***

  Un contador es un circuito secuencial aritmético que sigue una secuencia de estados o números a medida que recibe pulsos de entrada (pulsos de reloj, CLK), también puede tener una entrada de Reset que pone la salida del contador en 0. Básicamente, el contador incrementa o decrementa su valor en función de los flancos de estos pulsos. (Harris y Harris, 2019),

  - **Funcionamiento**

  Los contadores están construidos generalmente a partir de flip-flops, donde cada flip-flop representa un bit del contador. Los flip-flops cambian de estado cuando reciben un pulso, y este cambio se propaga en cascada para crear el conteo.

  - **Tipos de Contadores:**
    - **Contador Ascendente (Up Counter):** Incrementa su valor en cada pulso de entrada. Por ejemplo, si el contador empieza en 0, los siguientes estados serán 1, 2, 3, etc.
    - **Contador Descendente (Down Counter):** Decrementa su valor en cada pulso de entrada, disminuyendo el número almacenado. Si empieza en 3, el siguiente estado será 2, luego 1, etc.
    - **Contador Bidireccional (Up/Down Counter):** Puede contar tanto hacia arriba como hacia abajo, dependiendo de una señal de control. Esta señal indica si debe incrementarse o decrementar el valor en cada pulso.
    - **Contador de Módulo-N (Modulo-N Counter):** Cuenta hasta un número específico, N, y luego vuelve a empezar desde cero. Por ejemplo, un contador de módulo-10 cuenta de 0 a 9 y luego reinicia a 0.




Figura 4.1 *Símbolo de contador de N-bits (Harris y Harris, 2019)*

- **DATAPATH**
  El datapath (o "camino de datos") es la parte de un sistema digital que se encarga de las operaciones de procesamiento de datos. Es una combinación de varios componentes como registros, unidades aritmético-lógicas (ALU), multiplexores, buses y otros circuitos, que juntos manejan y manipulan los datos dentro del sistema. (Harris y Harris, 2019)
  El datapath trabaja en conjunto con la unidad de control, que le dice qué operaciones realizar y cuándo hacerlo. Mientras que la unidad de control coordina las operaciones y dirige el flujo de datos, el datapath realiza el procesamiento real de los datos.

Materiales y Metodos

- **Contador de 3 Bits**:
  Este contador cambiará su estado en el flanco ascendente de la señal de reloj (CLK). Contará con una entrada de *Reset* sincrónico encargada de forzar el estado y la salida a cero únicamente durante el flanco activo del reloj y una salida paralela de 3 bits.
  Para desarrollar este circuito se implementará la metodología sistemática de diseño de una Máquina de Estado Finito (FSM) tipo Moore a través de las siguientes etapas (Harris & Harris, 2019):
  i. Identificación de estados: Se definen los $2^3 = 8$ estados discretos posibles (S_0 a S_7) correspondientes a la secuencia de conteo binario de 3 bits.
  ii. Diagrama de transición de estados: Se diseña el grafo dirigido donde los nodos representan los estados (indicando las salidas de la máquina de Moore en su interior) y las flechas definen las transiciones sincrónicas según el estado de la entrada de *Reset*.
  iii. Tabla de transición de estados: A partir del diagrama, se tabula la relación entre el estado actual (S), la entrada de control (*Reset*) y el estado siguiente (S') al que evolucionará la máquina en el próximo flanco de reloj.
  iv. Asignación (codificación) de estados: Se adjudica una combinación binaria única de 3 bits ($S_2S_1S_0$) a cada estado simbólico y se actualiza la tabla de

transición reemplazando los nombres abstractos por sus respectivos valores binarios.

v. Síntesis lógica: Mediante mapas de Karnaugh y álgebra booleana, se minimizan y determinan las ecuaciones lógicas combinacionales tanto para la lógica de estado siguiente (entradas de excitación de los flip-flops tipo D) como para la lógica de salida de la máquina.

vi. Esquema circuital: A partir de las ecuaciones booleanas sintetizadas, se traza el diagrama esquemático a nivel de compuertas lógicas y flip-flops D que conforman el registro de estado y la lógica de estado siguiente.

vii. Diagrama de tiempo: Se construye el cronograma de señales que verifica el comportamiento temporal de las entradas (CLK, *Reset*), el estado siguiente ($S'_{2:0}$) y las salidas del contador ($Q_{2:0}$) en cada ciclo de reloj.

i. Identificación de estados:

Un número binario de $N = 3$ bits permite representar $2^3 = 8$ posibilidades dentro del rango de 0 a 7. Por lo tanto, se definen ocho estados simbólicos discretos para la MEF: $\{S_0, S_1, S_2, S_3, S_4, S_5, S_6, S_7\}$, donde cada estado corresponde a un valor del conteo ascendente, detallado en la Tabla 1. Al tratarse de una máquina de Moore, la salida de 3 bits depende únicamente del estado actual en el que se encuentra el sistema.


Tabla 1: *Secuencia binaria de 3 bits y estados asignados para cada valor*


Binario Natural	000	001	010	011	100	101	110	111
Decimal	0	1	2	3	4	5	6	7
Estado	S_0	S_1	S_2	S_3	S_4	S_5	S_6	S_7

ii. Diagrama de Transición de estados:

Se diseña el grafo dirigido donde cada círculo representa un estado (indicando adentro el nombre simbólico S_i y el valor de la salida de 3 bits $Q_{2:0}$) y las flechas representan las transiciones que tienen lugar en el flanco de subida de CLK (Se detalla en la figura 5):

- Cuando $\text{Reset} = 0$, la máquina avanza de manera cíclica y secuencial desde S_0 hasta S_7, retornando a S_0 tras completar la cuenta.
- Cuando $\text{Reset} = 1$, cualquier estado actual transiciona directamente hacia el estado inicial S_0 en el siguiente flanco ascendente del reloj


Reset
S0
000
S1
001
S2
010
S3
011
S4
100
S5
101
S6
110
S7
111


Q3
'0'
Q2
'0'
Q1
'0'
Q0
'0'
A3
B3
A2
B2
A1
B1
A0
B0
C3
C2
C1
(X)
Cout FA3 Cin
Cout FA2 Cin
Cout FA1 Cin
Cout FA0 Cin
Hab
S3
S2
S1
S0
S[3:0] = Q + HAB

iii. Tabla de transición de estados:

A partir del diagrama de transición, se tabula la relación funcional abstracta entre el estado actual (S), la entrada de control sincrónica (Reset) y el estado siguiente (S') al que evolucionará el contador en el próximo flanco de reloj, junto con la tabla de salidas asociada a cada estado (Tabla 2):

Tabla 2 *Tabla de estado de contador de 3 bits con reset sincrónico*

Estado Actual	***Reset (Estado siguiente)***		***Salidas(bin,Nat)***
	0	***1***	
S0	***S1***	***S0***	***000 (0)***
S1	***S2***	***S0***	***001 (1)***
S2	***S3***	***S0***	***010 (2)***
S3	***S4***	***S0***	***011 (3)***
S4	***S5***	***S0***	***100 (4)***
S5	***S6***	***S0***	***101 (5)***
S6	***S7***	***S0***	***110 (6)***
S7	***S0***	***S0***	***111 (7)***

iv. Asignación (codificación) de estados:

Para implementar los $K = 8$ estados mediante codificación binaria (*binary encoding*), se requieren $\log_2(8) = 3$ bits de estado ($S_2S_1S_0$) almacenados en un registro de 3 flip-flops tipo D. Se adjudica a cada estado simbólico su combinación binaria natural ($S_0 = 000, S_1 = 001, \dots, S_7 = 111$) y se actualiza la tabla de transición reemplazando los nombres abstractos por sus valores binarios ($S_2S_1S_0$ para el estado actual y $S'_2S'_1S'_0$para el estado siguiente) (Tabla 3):

Tabla 3 *Tabla de estado decodificada del contador de 3 bits con reset sincrónico*

Estado Actual			***Reset***		***Salida***		
S2	***S1***	***S0***	***0***	***1***	***Q2***	***Q1***	***Q0***

0	0	0	0	0	1	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0	1
0	1	0	0	1	1	0	0	0	0	1	0
0	1	1	1	0	0	0	0	0	0	1	1
1	0	0	1	0	1	0	0	0	1	0	0
1	0	1	1	1	0	0	0	0	1	0	1
1	1	0	1	1	1	0	0	0	1	1	0
1	1	1	0	0	0	0	0	0	1	1	1
			S'_2	S'_1	S'_0	S'_2	S'_1	S'_0			

v. Síntesis lógica:

En un registro formado por flip-flops tipo D, la entrada de excitación de cada biestable es igual al bit de estado siguiente ($D_i = S'_i$). Utilizando mapas de Karnaugh de 4 variables ($Reset, S_2, S_1, S_0$) dispuestos en orden de código Gray (00, 01, 11, 10) y teoremas del álgebra booleana, se minimizan las funciones de estado siguiente y de salida:

1. Ecuación para S'_0 (D_0)

Tabla 4 *Mapa de Karnaugh para la entrada de datos D_0*

D_0	S_1 S_0				
Reset S_2		00	01	11	10
	00	1	0	0	1
	01	1	0	0	1
	11	0	0	0	0
	10	0	0	0	0

Agrupando obtenemos: $D_0 = \overline{Reset}\,.\,\overline{S_0}$

2. Ecuación para S'_1 (D_1)

Tabla 5 *Mapa de Karnaugh para la entrada de datos D_1*

D_1	S_1 S_0				
Reset S_2		00	01	11	10
	00	0	1	0	1
	01	0	1	0	1
	11	0	0	0	0
	10	0	0	0	0

Agrupando obtenemos: $D_1 = \overline{Reset}\,\overline{S_1}\,S_0 + \overline{Reset}\,S_1\,\overline{S_0} = \overline{Reset} \cdot (S_1 \oplus S_0)$

3. Ecuación para S'_2 (D_2)

Tabla 6 *Mapa de Karnaugh para la entrada de datos D_2*

D2 / Reset S_2	S_1 S_0 00	01	11	10
00	0	0	1	0
01	1	1	0	1
11	0	0	0	0
10	0	0	0	0

Agrupando los implicantes primos para $Reset = 0$ y reduciendo mediante lógica multinivel con compuerta XOR (Teorema de De Morgan T12: $\overline{S_1} + \overline{S_0} = \overline{S_1 \cdot S_0}$):

$$D_2 = \overline{Reset}\, S_2\, \overline{S_1} + \overline{Reset}\, S_2\, \overline{S_0} + \overline{Reset}\, \overline{S_2}\, S_1\, S_0 = \overline{Reset} \cdot [S_2 \oplus (S_1 \cdot S_0)]$$

4. **Ecuaciones de la lógica de salida:** Por coincidir la codificación binaria del estado actual con la cuenta de salida de la máquina:

$$Q_2 = S_2 \quad ; \quad Q_1 = S_1 \quad ; \quad Q_0 = S_0$$

vi. Esquema circuital:

A partir de las ecuaciones booleanas sintetizadas, se traza el diagrama esquemático (Figura 6) estructurado en dos bloques: la **lógica combinacional de estado siguiente** (compuertas NOT, AND y XOR) y el **registro de estado** compuesto por 3 flip-flops tipo D sincronizados por CLK:




Figura 6 *Diagrama esquemático de contador de 3 bits con reset sincrónico*

vii. Diagrama de tiempo:

Se construye el diagrama de tiempo que verifica el comportamiento sincrónico de las entradas (CLK y $Reset$) Figura 7, el bus de estado siguiente ($D_{2:0}$) y las salidas del contador ($Q_{2:0}$) en cada ciclo de reloj. Se comprueba que al activarse $Reset = 1$, el estado siguiente pasa inmediatamente a 000 y las salidas $Q_{2:0}$ se reinician a 000 en el flanco de subida de CLK; posteriormente, al regresar $Reset = 0$, el circuito cuenta en binario desde 000 (S_0) hasta 111 (S_7) y reinicia el ciclo a 000:

Figura 7 *Diagrama de tiempo de contador de 3 bits con reset sincrónico*

Diseño de Contador Binario Sincrónico de 4 Bits mediante Datapath:

1. Especificación Funcional y Definición de Interfaz

El sistema consiste en un contador binario ascendente de 4 bits gobernado íntegramente por señales sincrónicas activas en flanco ascendente de reloj (CLK).

- Entradas de control (1bit): ***RST*** (reinicio sincrónico), ***CARGA*** (Carga paralela sincrónica), ***HAB*** (Habilitación de conteo)
- Entrada de datos (4 Bits): $\boldsymbol{V = [V_3, V_2, V_1, V_0]}$ (Palabra binaria de pre-carga).
- Salida de Estado (4 bits): $\boldsymbol{Q = [Q_3, Q_2, Q_1, Q_0]}$ (Estado actual del contador).

Se establece un esquema de prioridades anidadas donde el reinicio domina sobre la carga paralela, y esta última sobre la habilitación de conteo: **RST > CARGA > HAB.**

2. Modelado de Transferencia entre Registros (RTL)

Definimos el Estado Actual como el vector almacenado en el registro (Q) y el Estado Siguiente como el vector de entrada al banco de Flip-Flops (D). La ecuación de transición de estados a nivel de palabra se expresa formalmente como:

$$D = \begin{cases} 0000_2 & \text{si RST} = 1 \\ V & \text{si RST} = 0 \wedge \text{CARGA} = 1 \\ (Q+1) \mod 16 & \text{si RST} = 0 \wedge \text{CARGA} = 0 \wedge \text{HAB} = 1 \\ Q & \text{si RST} = 0 \wedge \text{CARGA} = 0 \wedge \text{HAB} = 0 \end{cases}$$

La función de salida corresponde a una máquina de estado finito tipo Moore con mapeo directo (función identidad): Cuenta $= Q$.

Síntesis del Camino de Datos (Datapath)

En lugar de sintetizar una red combinacional de control externa mediante tablas de verdad, la jerarquía de prioridades se traduce directamente a hardware conectando **multiplexores cuádruples de 2 a 1 en cascada** e integrando la señal de habilitación en el bloque aritmético.

Unidad Aritmética: Sumador de 4 bits con Propagación de Acarreo (RCA)

Para unificar las operaciones de **Incremento ($Q + 1$)** y **Retención (Q)** sin emplear un multiplexor adicional, se utiliza un sumador de propagación de acarreo (*Ripple-Carry Adder*) compuesto por cuatro sumadores completos (*Full Adders*, FA_0 a FA_3) en cascada:

- **Operando $A_{3..0}$:** Conectado directamente al bus de Estado Actual $Q_{3..0}$.
- **Operando $B_{3..0}$:** Fijado permanentemente a la constante 0000_2 (tierra lógica).
- **Acarreo de entrada inicial ($C_{\mathrm{in},0}$):** Conectado a la señal de control HAB.

De acuerdo con la aritmética del bloque:

$$S = A + B + C_{\mathrm{in},0} = Q + 0000_2 + \mathrm{HAB}$$

Si $\mathrm{HAB} = 0$, la salida del sumador es $S = Q$ (retención). Si $\mathrm{HAB} = 1$, el acarreo inicial se propaga sumando una unidad, resultando en $S = Q + 1$ (conteo). El acarreo de salida final ($C_{\mathrm{out},3}$) se descarta para garantizar la aritmética módulo 16.




Figura 8 *Esquema de Síntesis del Bloque Sumador (Ripple-Carry Adder de 4 bits)*

Red de Ruteo y Selección (Multiplexación en Cascada)

El ruteo hacia la entrada D del registro se resuelve en dos etapas secuenciales de selección de 4 bits:

1. **Etapa de Carga (**Multiplexor$_1$**):** Gobernada por la línea selectora CARGA. Recibe en su canal '0' el bus $S_{3..0}$ proveniente del sumador RCA y en su canal '1' el bus externo $V_{3..0}$. Su salida intermedia $M_{3..0}$ responde a la expresión bit a bit:

$$M_i = \left(\overline{\text{CARGA}} \cdot S_i\right) + (\text{CARGA} \cdot V_i)$$

2. **Etapa de Reinicio (**Multiplexor$_2$**):** Gobernada por la línea selectora RST (máxima prioridad). Recibe en su canal '0' el bus intermedio $M_{3..0}$ y en su canal '1' la constante 0000_2. Su salida conforma la excitación del registro $D_{3..0}$:

$$D_i = \overline{\text{RST}} \cdot M_i$$

(Nota de implementación: Dado que el canal '1' está fijado a cero, el MUX$_2$ *puede implementarse de forma óptima mediante 4 compuertas AND de dos entradas, ingresando* M_i *y* $\overline{\text{RST}}$*).*

Elemento de Memoria (Registro de Estado)

Compuesto por 4 Flip-Flops tipo D disparados por flanco ascendente de CLK, con entradas de datos $D_{3..0}$ y salidas $Q_{3..0}$.




Figura 9 *Esquema General del Datapath Sintetizado*

Análisis y Diagrama de Tiempo de la Máquina Sintetizada

Para evaluar el comportamiento dinámico de la máquina sintetizada, se distingue el comportamiento combinacional del bus de estado siguiente (D) frente a la actualización sincrónica del estado actual (Q):

- **Transiciones Asíncronas en** D**:** Cualquier conmutación en RST, CARGA, HAB o V se propaga inmediatamente a través del sumador RCA y los multiplexores (MUX_1, MUX_2), alterando el valor presente en el bus D tras un tiempo de propagación combinacional (t_{pd}), sin modificar la salida Q.
- **Actualización Sincrónica en** Q**:** En cada flanco ascendente de CLK, el registro captura el dato estabilizado en D y lo transfiere a la salida Q. Inmediatamente después, la realimentación de Q hacia el sumador RCA recalcula automáticamente el próximo valor en D para el ciclo siguiente.

  Diagrama de tiempo:




Figura 10 *Diagrama de Tiempo de la Maquina Sintetizada*

Conclusiones

Los ejercicios realizados evidencian que el diseño de una MEF de Moore mediante síntesis lógica tiene limitaciones de escalabilidad: resulta manejable para contadores de 2 o 3 bits, pero el uso de mapas de Karnaugh se vuelve tedioso y prácticamente inviable para contadores de más de 4 bits. En cambio, el método datapath facilita la síntesis de circuitos aritméticos complejos al centrarse en la función de los bloques y no en las compuertas que los componen. Así, el diseño se aborda mediante elementos como un sumador que incrementa en una unidad el valor de entrada o un multiplexor que selecciona la entrada transmitida a la salida según una señal de control.

REFERENCIAS

Harris, S. and Harris D. (2019). *Digital Design and Computer Architecture, RISC-V Edition*. Editorial Morgan Kaufmann.